移位寄存器，如计数器，是一种形式顺序逻辑。
顺序逻辑，不像组合逻辑不仅受到现有投入的影响，还不仅由现有历史的影响。
换句话说，序贯逻辑记得过去的事件。
移位寄存器产生数字信号或波形的离散延迟。
与a同步的波形钟，重复的方波被延迟“n”离散时钟时间，在哪里“n”是移位寄存器阶段的数量。
因此，四个阶段移位寄存器将四个时钟延迟为“数据”到“数据OUT”。
移位寄存器中的阶段是延迟阶段，通常是类型“D”拖鞋s或类型“jk”人字拖。
以前，很长（数百个阶段）移位寄存器用作数字存储器。
该过时的应用是让您的声学汞延迟线中用作早期计算机存储器的延迟线。
串行数据传输，在距离到千米处，使用Shift寄存器将并行数据转换为串行形式。
串行数据通信用单个串行高速电路取代许多慢速并行数据线。
串行数据较短距离几十厘米，使用Shift寄存器将数据纳入和流出微处理器。
众多外围设备，包括模拟转换器，数字到模拟转换器，显示驱动程序和内存，使用Shift寄存器来减少电路板中的接线量。
一些专用计数器电路实际上使用Shift寄存器来生成重复波形。
较长的移位寄存器，在反馈的帮助下生成模式，这很长，它们看起来像随机噪音，伪噪声。
基本移位寄存器根据以下类型按结构分类：
在上面，我们示出了串行/串出移位寄存器的框图，这是长度为4分的。
输入中的数据将从输入到移位寄存器的输出的输入时延迟四个时钟周期。
在上面的“数据中”数据将在阶段出现一种第一个时钟脉冲后输出。在第二脉冲阶段之后一种数据转移到阶段B.输出和“数据中”转移到阶段一种输出。在第三个时钟之后，舞台C被阶段所取代B.;阶段B.被阶段所取代一种;A阶段A由“数据”取代。
第四个时钟之后，最初存在于“数据”时的数据在阶段D.， “输出”。
“首先”数据是“首先出局”，因为它从“数据中的数据”转移到“数据输出”。
数据在一个并行/串行移位寄存器中加载到所有阶段。
然后通过时钟脉冲通过“数据输出”来移动数据。由于上面示出了4级移位寄存器，因此需要四个时钟脉冲来移除所有数据。
在上图中，阶段D.数据将在“数据出版”之前存在，直到第一时钟脉冲;阶段C数据将存在于第一时钟和第二时钟脉冲之间的“数据输出”;阶段B.数据将存在于第二时钟和第三时钟之间;和舞台一种数据将存在于第三个时钟和第四个时钟之间。
在第四时钟脉冲之后，此后，在四个时钟脉冲延迟之后，应在移位寄存器的“数据中”的连续比特。
如果四个交换机连接到D.一种通过D.D.，可以仅使用一个数据引脚和时钟引脚读入微处理器。
由于添加更多交换机，因此不需要额外的引脚，因此这种方法对于许多输入来说看起来很有吸引力。
以上，四个数据位将在四个时钟脉冲中从“数据”中移动，并在Q上可用一种通过Q.D.用于驱动外部电路，如LED，灯，继电器驱动器和角。在第一个时钟之后，在Q出现“数据中”的数据一种。
在第二个时钟之后，旧Q一种数据出现在qB.;问：一种从“数据”接收下一个数据。在第三个时钟之后，qB.数据在qC。
在第四个时钟之后，qC数据在qD.。此阶段包含首先存在于“数据中”的数据。移位寄存器现在应该包含四个数据位。
平行IN /并行输出移位寄存器与串行，并联移位寄存器的功能相结合了并行串行移位寄存器，以产生通用移位寄存器。
“执行任何操作”换档器以代价 - 增加数量的I / O（输入/输出）引脚可以减少可以打包的阶段的数量。
数据呈现为d一种通过D.D.已加载到寄存器中并行。
这个数据在q一种通过Q.D.可以由在时钟输入处呈现的脉冲数移动。
移动数据可在Q上获得一种通过Q.D.。
可能是多于一个输入的“模式”输入控制来自D的并行加载数据一种通过D.D.，改变数据和转移方向。
有Shift寄存器，它将左转或向右移动数据。
如果移位寄存器的串行输出连接到串行输入，则只要存在时钟脉冲，就可以在环周围移动数据。
如果输出在如上所示反馈之前反转，则我们不必担心将初始数据加载到“环形计数器”中。
相关工作表：
