行业的文章

混合存储立方体:它们是什么以及它们如何工作

2019年1月22日通过伊万·Kuten Promwad

在本文中，Promwad的工程团队研究了混合内存立方体(hmc)，与DDR3 DRAM相比，它的性能提高了15倍，每比特节能70%。

在本文中，Promwad的工程团队研究了混合内存立方体(hmc)，与DDR3 DRAM相比，它的性能提高了15倍，每位节省了70%的能源。

虽然DDR4和DDR5代表了标准的演变，但HMC是一种内存技术，可能会影响到专门的高性能计算和消费电子领域，如平板电脑和图形卡，在这些领域，形状因素以及能源效率和吞吐量都很重要。雷竞技最新app

HMC架构和设备

hmc由由硅连接的几层组成。上层是DRAM-memory晶体，下层是控制数据传输的控制器。

HMC芯片内部结构如下图所示:

HMC芯片的内部结构

HMC的内部结构。

HMC用于需要速度和少量芯片来满足所需内存量的场合。HMC芯片可以组合成一个多达8块的连贯链。芯片的容量分为2gb和4gb。数据通过串行接口以每条线路15 Gbit/s的速度传输;总行数可以从32到64行。因此，理论上的带宽可以达到240gbit /s，但受到DRAM芯片160gbit /s带宽的限制。

下表显示了每个数据位的消耗:

表1。HMC比较图，DDR4(第一代，4 + 1内存配置)

HMC比较图，DDR4(第一代，4 + 1内存配置)

类似的内存技术

除了HMC，还有其他开发公司提供的一些类似技术。

来自MoSys的带宽引擎(BE)

MoSys公司的带宽引擎(BE)是一款用来替代QDR-memory的芯片，工作原理类似于SRAM。它使用串行收发器，速度可达16gbit /s。这种类型内存的目的是提供一个低延迟缓冲区来存储包头或查找表，而不是存储整个包。

三元内容可寻址内存

三元内容可寻址存储器(TCAM)是一种用于路由器和网络交换机的特殊高速存储器。TCAM的价格更高。高性能的实现是由于高功耗。数据传输是并行进行的。

高带宽内存

高带宽内存(HBM)是三星公司开发的一种内存。它不能以芯片的形式出现:如果硬件工程师想要使用这种存储器进行电子设备的设计和制造，他们必须联系该公司，使其成为一个硅衬底集成到用户的芯片中。这种存储器类似于DDR，不使用串行收发器进行数据传输。

HMC连接的例子

物理上，数据以15 Gbit/s的速度通过SerDes接口顺序传输到HMC。很快就会出现速度达到30gbit /s的芯片。16行被组合成一个逻辑通道。该通道可运行在全通道和半通道模式(8线使用)。通常，hmc有2个或4个频道。每个通道都可以是主通道和中间通道。当需要在一个链中组合几个芯片时，就使用中间模式。处理器必须配置每个HMC芯片。

下面是一个将HMC芯片组合成链的例子。

HMC芯片链

另一种连接方式是将HMC芯片与star相结合，可能采用多主机模式。下面是一个例子:

将HMC芯片与a star相结合

在逻辑通道上传输数据

下面是一个信道传输结构的例子:

信道传输结构

图片由微米(PDF)。

命令和数据使用包协议在两个方向上传输。包是由128位长的组组成的，称为FLIT。它们依次通过物理线路传输，然后在接收端收集。

一揽子服务的级别

套餐服务分为三个层次:

物理层提供数据的接收、传输、序列化和反序列化。
链路层提供低级包跟踪。
传输层确定字段、包头、检查包和通信通道的完整性。

以各种模式在物理线路上组织128位的FLIT传输:

FLIT-package在满配置线上的分布(16行)

FLIT-package沿线路的完整配置分布

表的微米。

半配置的FLIT-package线路分布(8条线路)

表的微米。

内存寻址

包报头包含34个地址位，包括一个银行地址和DRAM地址。目前的配置允许单个芯片最多分配4gb的地址，上面的2位被忽略，它们将被保留到将来。读取和写入数据使用16字节的粒度。块大小可以设置为16、32、64、128字节。

HMC中的寻址:

表的微米(PDF)。

有关这些HMC命令的更多详细信息，可以找到可以找到的数据表(PDF)由美光提供。

一个典型的HMC连接到Xilinx Virtex Ultrascale FPGA和电源要求

内存通过GTX收发器连接到FPGA。您可以在一个信道内使用8-16个收发器。这样的渠道可能有四个。要正确连接到FPGA收发器，必须遵循以下几条规则:

信道内的收发器必须排成一行，不允许跳过收发器。
对于堆叠硅互连(SSI)设备，收发器必须在同一个单反中
FPGA行必须排成一行，不允许跳过行。

下面是一个典型的连接到两个通道的FPGA全模式:

典型的连接到FPGA，两个通道全模式