通过RISC-V和Omnixtend启用的开放以中心为中心的架构
本文讨论用于以内存为中心的计算的技术，并介绍了OmniXtend，这是一种缓存一致性协议。
OmnixTend是一种缓存同步协议协议，封装以太网帧中的一致流量，可用于缩放以适用于内存的应用程序。
今天的数据中心正在努力跟上大数据的爆炸带宽要求。在许多应用中，例如人工智能，生物信息学和内存数据库，我们通常遇到主存储器的最大可用大小的实际限制。因为该存储器由中央处理单元（CPU）控制，所以需要系统架构符合CPU暴露的接口。这有效地修复了在任何实际系统中的内存到计算的比率，这是缩放许多以内存的应用程序的障碍。
有各种架构和接口，试图规避此限制，但它们都有缺点。例如，使用远程直接存储器访问（RDMA）架构需要软件来管理从非易失性存储器进出主存储器的比特的移动，以及更多软件以使遥远的副本 - 换句话说提供对程序员的一致性。所需的软件和网络基础设施是繁重的且昂贵的，以及许多类似的替代解决方案。
以内存为中心的计算新技术
几种新技术使架构师能够重新考虑以内存以中心计算的计算。
首先是较高密度，字节可寻址的非易失性存储器的出现。这些对DRAM迅速变得具有成本竞争力，并且允许设计人员重新思考如何使用主存储器。
第二个进步是编程语言P4的增长及其在DatePlane可编程以太网交换机中的使用。这种新的灵活性允许架构使用具有全新协议的低成本以太网硬件。
最后，接受和开放RISC-V.。RISC-V是一个开放式指令集，它已产生众多不同的处理器微体系结构。这些实现中的许多实现是开放的，包括多个CPU来共享缓存和主内存所需的总线和消息。缓存一致性总线可确保系统中的所有高速缓存，无论它们属于CPU，GPU，FPGA，推理加速器还是其他种类的计算引擎，都会看到它们共享的主内存的同步图片。这使得软件程序员的任务更容易。
omnixtend作为缓存相干协议
为了使缓存一致的以内存为中心的体系结构成为可能，需要在所有现有的和将来访问主内存的设备之间共享缓存一致总线。对于现有的专有生态系统，如x86和ARM，缓存一致性总线是关闭的。然而，在RISC-V中，存在着片上缓存一致性总线的开放实现。由于总线规范可用且不受阻碍，它可以在异构系统组件之间共享。参见图1中的示例设计。
图1。存在开放实现的RISC-V体系结构的示例。
鉴于P4以太网交换机的新级别的Dataplane可编程性，它是用于传输高速缓存一致性消息的逻辑介质。彻底的重新构建计算和存储系统现在可以充分利用这些新技术，并使继续缩放到未来。到那最后，我们介绍了Omnixtend.，高速缓存相辅相协议协议封装以太网帧中的相干流量，与现成开关兼容。Omnixtend是由于愿意破坏现行系统设计的现状，并通过RISC-V ECOSYSTEM的迫切需要普通脱轨协议的迫切需要推动。系统图可以在图2中看到。
图2。系统图
作为开放的，可用的免费协议可供所有使用，Omnixtend利用P4语言和可编程以太网交换机的出现，以将高速缓存一致性总线传输到以太网帧的第2层中。这种创新的开放式协议将种子通过未负责和广泛可用的一致性协议进行互操作的强大组件生态系统。Omnixtend在技术和经济上以非常有效的方式提供同步和一致性。
OmniXtend基于起源于RISC-V学术社区的TileLink一致性协议，扩展到处理器芯片之外。omniextend使用了现代交换机的可编程性，使处理器的缓存能够直接通过以太网结构交换一致性消息。OmniXtend允许大量RISC-V和其他cpu、gpu、机器学习加速器和其他组件连接到共享和一致的内存池。图3显示了一个高级框图。
图3。高级框图。
OmnixTend数据包的标题格式包括一致性协议操作所需的字段。这些omnixtend标题字段的组合在每条消息中编码必要信息，以便相干信息，如操作类型，许可，存储器地址和数据。omnixtend消息被编码为以太网包，以及标准前导码，后跟一个开始帧分隔符。omnixtend通过替换具有Chernent消息的字段的以太网头字段来保持标准的802.3 L1帧与赤脚Tofino™和未来的可编程交换机进行互操作。
omniextend协议通过一系列权限传输操作共享一致性策略。主代理(即缓存控制器)必须首先通过传输操作在特定的内存块上获得必要的权限来执行读和/或写操作。无，读或读+写是代理在处理内存块副本时可能拥有的权限。该协议最初支持MESI缓存状态机模型。
Omnixtend已经在FPGA板和赤脚Tofino开关中实现。
Xilinx VCU118 FPGA评估板已配置为使用OmnixTend协议运行Sifive RISC-V U54-MC标准核心。这些FPGA板中的两个通过SFP +连接器连接到赤脚Tofino开关的机架（TOR）顶部。每个VCU118板上的RISC-V核心在另一个板上托管的不同内存块大小的相干模式下发出随机读写请求。OmnixTend协议可确保处理器完全读取内存位置。查看图4中的演示。
图4。朝鲜证明的演示。
omnixtend的表现
要查看OmniXtend的执行情况，请参见图5中的各种延迟度量。请注意，FPGA中的RISC-V omniextend CPU仅在50Mhz下运行。随着测试数据池大小的增加，平均内存访问延迟也会增加。这是因为在某些时候，大部分数据是从L2缓存中取出的，然后是从主存中取出的。当远程内存被访问时，由于序列化一致性流量和通过以太网交换机的延迟，会有额外的延迟。一旦OmniXtend协议在专用硅设备中实现，延迟将进一步降低。
图5。显示omnixtend的性能的各种延迟测量。
OmnixTend是启用大量计算节点的移动，以直接连接到商品以太网结构上的相干共享内存。OmnixTend是第一个高速缓存相干内存技术，可提供用于内存访问和数据共享的开放式接口，跨各种处理器，FPGA，GPU，机器学习加速器和其他组件共享。此外，OmnixTend功能的切换的可编程性允许在现场中立即部署的相干域或协议的任何所需修改，而无需新的系统软件或新ASIC。OmnixTend将加速数据中心架构的创新，目的构建的计算加速和CPU微架构。
行业文章是一种内容的形式，允许行业合作伙伴分享有用的新闻，消息和技术，所有关于电路读者的行为编辑内容并不适合。雷竞技注册所有行业文章都受到严格的编辑准则，目的是提供读者有用的新闻，技术专业知识或故事。在行业文章中表达的观点和意见是合作伙伴的观点，不一定是关于电路或其作家的所有人。雷竞技注册
