本文探讨了RISC-V的开源硬件模型背后的好处，讨论了它的寿命，可移植性和可靠性。
嵌入式应用的RISC-V背后的势头是不可否认的。今天，RISC-V Foundation拥有100多家公司，后面的免费和开放的RISC-V指令架构（ISA），其成员资格随着更多工具，软件，硬件和操作系统供应商跳上速度而迅速增长。凭借其扩展生态系统，RISC-V将软件和硬件设计人员提供了一种令人信服的嵌入式处理器的替代方案，引发了在嵌入式设计中的处理器创新中的新时代。
图1。RISC-V Foundation的营销椅TED Marena，呈现出RISC-V的好处。
RISC-V背后的原因解开了一个新的时代沸腾到三个关键因素：寿命，可移植性和可靠性。所有三个原因都与risc-v特别引人注目的原因相关联。与已经建立的处理器架构不同，这通常会添加每个代的指令，设计人员可以依赖于RISC-V的固定ISA，确保其软件投资的寿命。这种寿命对嵌入式应用特别有益，其中功能安全，认证和长期产品寿命周期很重要。
一个冷冻的isa
为了实现RISC-V的广泛使用，并允许市场决定处理器架构，UC Berkeley Engineering Team在2014年在2014年在第25届热芯片研讨会上介绍了这项技术之前，不久之后不久将其介绍了。2015年的非营利性RISC-V基金会，成员任务是指导HW / SW规范和生态系统的未来发展，以及推动ISA的采用。使用基础ISA设置在石头和可选的扩展中，设计人员可以实现针对其特定工作负载量身定制的处理器，而不是必须在标准的现成处理器设计中工作，以便在任何用于定制的空间时留下很少的空间。
众多RTOS和全操作系统现在支持RISC-V。由于Linux操作系统的使用越来越多，RISC-V对嵌入式应用特别有吸引力。这使设计人员能够将ISA迅速采用，作为用于直接本机硬件实现的新开放标准架构。但是，即使没有使用Linux，ISA本身也是作为考虑的关键因素的冻结架构，寿命，便携性和可靠性。
RISC-V扩展
冻结的ISA意味着软件可以开发一次并在任何RISC-V设备上无限期地运行，它支持使用的扩展（如果有的话）。扩展是可以添加新指令的唯一方法。目前，有五个扩展，也被冻结了。这些扩展包括：
- m为整数乘以和划分。
- 一个原子指令
- f用于单精度浮点
- D对于双精度浮点
- C压缩指令
RISC-V处理器的好处
这种可预测性和简单性具有许多对处理器设计和软件开发的好处。让我们一个接一个地看一下。
长寿
RISC-V ISA提供稳定，清洁的板岩设计平台，在用户和特权模式之间具有清晰安全的分离，因为ISA是固定的并且包含少于50条指令。如果实现了所有多个标准扩展，则总数仍然小于200.而不是引入ISA的新版本，添加到标准指令集的添加通过扩展，促进未来设计中的额外稳定性。更少的指令意味着可以创建更简单的架构，从而导致处理器实现中的成本效益和功率效率。对于软件开发人员，这转化为保存的投资。写软件一次，并在任何RISC-V核心上运行它。这对于具有长度的产品寿命的产品通常是至关重要的，这些产品必须支持几十年，以及必须遵守无法修改软件的严格认证要求的应用程序。
可移植性
RISC-V使设计更容易升至大容量。例如，设计可以在运行软RISC-V核的FPGA中启动运输（图1）。由于该软件在任何具有RISC-V核心的设备上完全移植，因此设计人员具有基本上是“免版税”处理器子系统RTL代码，即可在硬件中实现。设计人员可以修改，适应和将其设计迁移到其产品的最佳平台。如果所选的FPGA需要用下一代设备替换，则无需重写软件代码。现有源RTL只需重新归结为另一个FPGA。此外，如果卷达到足够高的水平，则可以在无需支付任何特许权使用费用的情况下对ASIC重新定位到ASIC中相同的RTL源。ARM或X86类型处理器无法实现此方案。
图2。RISC-V IP核心图表。
可靠性和安全性
RISC-V的灵活性使独特的解决方案能够实现独特的解决方案，特别是对于需要功能安全的嵌入式设计。例如，在具有多个功能等效核心的系统中，为冗余的最终设计而设计。一个这样的核心可以是MicroSemi Mi-V RV32im，另一个核心可以是功能等同的，但完全不同的内部设计。RISC-V还允许在微体系结构上完全灵活性;因此，一个核心可以为数据和指令高速缓冲存储器提供单一事件扰乱（SEU）保护措施。可以使用许多其他安全防护技术，因为RISC-V允许访问RTL。
虽然英特尔X86和ARM处理器架构的良好变化不太可能随时消失，但RISC-V处理器生态系统在鉴于自由设计人员必须定制的情况下，RISC-V处理器生态系统很讨为嵌入式市场。处理器架构的设计本质上是灵活的，使得实现可以在硬件中加速一些操作，或者例如，专门针对低功率优化。设计人员还可以灵活地附加他们想要的任何总线接口，而不是仅与建立处理器供应商提供的公共汽车联系。由于ISA的固定性，RISC-V微体系结构的任何变化都是可接受的。
RISC-V资源
要了解更多关于RISC-V的下一个设计，有几个地方可以开始。
有关RISC-V及其成员的背景信息，请访问RISC-V基金会网站。如果您想熟悉并开始编码RISC-V Core的C编码，请将返回MicroSemi的GitHub网站并查看IGLOO2创意开发委员会RISC-V项目。MicroSemi是第一个提供开放式架构RISC-V IP内核和全面的软件IDE解决方案的FPGA供应商。设计人员可以在基于多闪存的FPGA中部署RISC-V IP内核，包括偏光面FPGA，IGLOO2和RTG4器件。MI-V创意板（图2）包含一个IGLOO2 FPGA预编程，用RISC-V核心运行“Hello World”开箱即用。
对于软件代码开发，在Linux或Windows平台上托管的基于Eclips的软控制台集成开发环境（IDE）提供了完整的开发支持，包括C或C ++编译器和调试器功能。MicroSemi RISC-V IP核心，利比罗SoC开发软件和软控制台IDE都可以免费下载MicroSemi Github网站。
图3。M2GL025创意板与预编程RISC-V核心
凭借其冻结的ISA，简单，可移植性和可靠性，RISC-V提供了设计人员，这是一个完全新的处理器范例，从中伸出了建立的处理器现状的约束，并推动了创新的界限。
行业文章是一种内容的形式，允许行业合作伙伴分享有用的新闻，消息和技术，所有关于电路读者的行为编辑内容并不适合。雷竞技注册所有行业文章都受到严格的编辑准则，目的是提供读者有用的新闻，技术专业知识或故事。在行业文章中表达的观点和意见是合作伙伴的观点，不一定是关于电路或其作家的所有人。雷竞技注册
