描述
GPIO IP核是用户可编程的通用I/O控制器。它的用途是实现系统中专用控制器无法实现的功能，并且需要简单的输入和/或输出软件控制信号。
特性
GPIO IP核的主要特点如下:—通用I/O信号数量可由用户选择，范围为1 ~ 32个。对于更多的I/ o，多个GPIO核可以并行使用。-所有通用I/O信号都可以是双向的(在这种情况下需要外部双向I/O细胞)。-所有通用I/O信号都可以是三态或开漏(在这种情况下需要外部三态或开漏I/O单元)。-通用I/O信号编程作为输入可以导致中断到CPU。-作为输入编程的通用I/O信号可以注册在系统时钟的上升边缘或外部时钟的用户编程边缘。-所有通用I/O信号被编程为硬件复位时的输入。辅助输入到GPIO核心，绕过RGPIO_OUT寄存器的输出。-可选输入参考时钟信号从外部接口。- WISHBONE SoC Interconnection Rev. B compliant interface (WISHBONE SoC Interconnection Rev. B compliant interface在这里．有关GPIO核心的更多信息、问题和一般讨论，请浏览核心邮件列表。
状态
verilog RTL和验证套件已经完成(参见下载部分)
-规范文档完成(参见下载部分)
