或尝试示例搜索:AES128
介绍Caliber NMLVS-Recon
N / A.
SystemVerilog定向测试台。该项目包含VHDL测试台包PARSER和使用模型的精确复制。这…
对于IP核心的开发,需要测试台。给定的项目提供以VHDL编写的测试台,控制刺激,......
EzideBug是一种易于使用的多功能逻辑仿真工具,用于验证和调试数字电路。它支持插入扫描链...
Pltbutils使得易于创建自动,自检模拟测试窗口,并在模拟期间定位错误。这是一系列......
请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。
CPU-to-FPGA总线事务监视器,将CPU写入/读取地址/数据捕获到驻留在FPGA中的内存映射的寄存器,以及...
DS1621 Verilog模型具有测试任务。测试元素假设存在低级写入/读取(需要由用户编写)和...
这是FPGAOSCINGOSOPOR或现场可编程示波器FPO与主要项目一起驻留在FPGA中,并允许观察其信号。...
对于TestBench的刺激,有时需要使用VHDL的文件。我认为如果有些不同的刺激将是一个......
使用COMENCEIM外语界面用于C - VHDL共模和Linux X86平台上的模拟器控制,在VHDL中写入Testbench ...
通用AHB主存根。采用AXI主站和AXI2AHB桥梁。支持32/64数据位,AHB突发和随机等待状态。该设计…
通用AHB从存根。支持32/64数据位,AHB突发和随机等待状态。该设计根据输入参数构建:地址......
Generic APB主存根。基于AXI主体存根和AXI2APB桥。支持APB和APB3协议(APB3与PREADY和PSLVERR ...
通用Axi从存根。支持32/64数据位,AXI突发和随机等待状态。该设计根据输入参数构建:地址......
Generic APB从存根。支持APB和APB3协议(APB3使用PREADY和PSLVERR)。支持从属错误,随机和固定的等待状态。...
通用Axi Master Stub。支持多个内部主控器(多AXI ID),32/64数据位,AXI突发和随机等待状态。设计是......
HASM描述HASM是一个简单的指令模拟器,用于验证必须连接到处理器总线的FPGA / CPLD设计。哈姆......
I2CLCD是一个简单的I2CLCD IP核心,为实现自定义I2CLCD设备提供基本框架。核心提供了一种方法......
没有AAC帐户?现在创造一个。
忘记密码了吗?点击这里。