描述
一个CPU到FPGA的总线事务监控器，捕获驻留在FPGA内的内存映射寄存器的CPU写/读地址/数据，并通过连接到FPGA的JTAG下载电缆将捕获的信息传输到PC。
关于这个低级固件调试器的详细信息由作者在EDN.com上作为一篇设计思想文章发布:从FPGA侧调试微控制器到FPGA的接口。
本文附带的原始源代码被设置为代码库。还将添加增强功能和其他功能。
2.5版本新增的增强功能:
1.捕获地址扩大到32位。
版本2.3增加了增强功能:
1.Xilinx FPGA支持ChipScope VIO。(除了Altera FPGA支持虚拟JTAG之外。)
2.Xilinx平台工作室IP的AXI4-Lite Monitor。
版本2.2新增的增强功能:
1.Tk GUI中的多个捕获过滤器选择。
2.读事务捕获。
3.可调pre-trigger捕获。
4.使用事务计时信息捕获内容。
改进计划:
1.可灵活实现的参数化RTL代码。
2.全面的用户指南的实施和使用。
