雷竞技注册

在Virtex-II Pro FPGA上的100 MHz JPEG/MJPEG解码器

在Virtex-II Pro FPGA上的100 MHz JPEG/MJPEG解码器

细节

类别:视频控制器

创建:2008年10月30日

更新:2020年1月27日

语言:硬件描述语言(VHDL)

其他项目属性

发展现状:β

叉骨兼容:没有

叉骨版:N/A

许可:GPL

描述

一个基于硬件的系统解码JPEG基线压缩图像数据。译码过程的不同阶段在流水线设计中实现,用VHDL描述。在Virtex-II Pro FPGA上以100 MHz的工作频率运行。流水线结构允许同时处理多个图像块。因此,解码器准备解码MotionJPEG电影。系统的功能演示了一个概念验证硬件MotionJPEG视频播放器应用程序。

特性

- jpeg基线解码
——mjpeg
-在VGA监视器上显示解码的数据

状态

——关闭