雷竞技注册

RTF位图多显示控制器

RTF位图多显示控制器

细节

类别:视频控制器

创建:2011年9月19日

更新:2020年1月27日

语言:Verilog

其他项目属性

发展现状:α

额外的信息:FPGA验证

叉骨兼容:是的

叉骨版:N/A

许可:LGPL

描述

视频帧缓冲区。该核心是低于中等分辨率位图显示控制器。它被设计用于使用
Nexsys2板,Spartan3e FPGA板,但易于适应其他环境。的核心
已升级用于Atlys FPGA板。Nexys4的董事会正在开发该核心的最新版本。

英国《金融时报》BMC特性

位图控制器的FT版本代表了位图控制器的进一步发展。控制器现在支持图形平面的概念。像素的图形平面与颜色信息一起输出,允许多个显示控制器(如精灵控制器)选择哪个显示控制器具有输出优先级。

控制器支持硬件加速像素绘图和读取能力。

控制器以128位条带访问内存,其中像素被打包。在单个内存访问中一次读取128位。内存访问周期可编程。

特性

-小尺寸
-支持高、中、低分辨率位图显示
-可编程显示格式(除以1,2,或4)。
-可编程的颜色深度(8,16,或32 bpp)。
-32字节突发抓取
-内存带宽的考虑
-视频先进先出
-独立的视频和公共汽车时钟

-控制器2
-- 支持颜色平面的概念,并可以指示颜色是否应显示为背景或Frontwrop
-——使用非突发,128位宽内存访问

-控制器3.
-——支持更多颜色深度:(6,8,9,12,15,16,24,和32 bpp)
--提供更多的显示分配器(1到7倍)
-——使用非突发,128位宽内存访问

-控制器4.
-——支持更少的颜色深度:(8,12,16,24,和32 bpp)
-包含一个像素绘图和抓取加速器
-——是一个更大的核心

-控制器5.
-——支持颜色深度:(8,12,16,20,和32 bpp)
-包含一个像素绘图和抓取加速器
-——具有用于扫描线中断的光栅比较寄存器-——可配置的总线主宽度128/64或32位访问-- 非突发模式访问

虽然很小,但这个控制器核心有许多有趣的功能。它的特点是分辨率低
(低分辨率这些天)位图显示。视频时钟和扫描线可以除以4,以提供更低的分辨率显示。例如,可以使用1366x768显示模式创建340 x 192 x 8bpp显示。那么内存用法
大约64kb。控制器的设计考虑了可用的内存带宽量
该系统,使用32字节突发取回填补先进先出。

手术

原始控制器在32字节突发中获取数据,因为视频FIFO变为空。32个字节
突发抓取是为了允许系统中的其他设备访问相同的内存。所以
整个系统的Peforpance不是不利的。控制器依赖于存储系统
支持突发模式读取。
新的控制器不使用突发访问,它们只是使用一个普通访问的宽内存端口。

控制器采用三个独立时钟,分别用于总线计时和视频计时。