新的互连IP采用为Adas和自主车辆系统设计的芯片组的处理和功能安全挑战。
动脉率宣布了可用性Ncore2.0缓存相干互连IP据该公司称，这使得芯片上的系统(SoC)设计师可以使用低延迟的代理缓存或I/O缓存轻松集成定制处理元素。
在基于神经网络的机器学习芯片组中，工作负载通常被划分到不同的处理元素上，低延迟的代理缓存提供了一种比固定的内部sram或临时存储器更有效的不同处理元素之间的通信方式。
机器学习正在成为先进驾驶辅助系统(ADAS)和自动驾驶系统芯片设计的重要组成部分。这必然需要新一代芯片，既能处理高数据带宽，又能确保低延迟。
汽车安全的设计挑战
实现自动驾驶汽车的另一个绊脚石是功能安全，它提供了防止随机硬件和系统故障的保护，但也增加了汽车soc的复杂性。功能安全要求每个人遵循相同的标准，以处理随机硬件故障。
的框图Ncore机器学习soc的2.0缓存相干互连解决方案。图片由ArterisIP。
ArterisIP的新型互联解决方案通过实现低延迟代理缓存，有效集成神经网络处理元素，解决了这些设计挑战。此外，Arteris Ncore 2.0是一种可扩展的缓存连贯互连，支持功能安全能力，以帮助满足ISO 26262的要求。
Ncore是ArterisIP于2016年推出的一种高可配置的高速缓存相干互连IP技术。据ArterisIP营销副总裁Kurt Shuler称，Ncore互连IP的变化是基于NXP、东芝和中兴等芯片制造商的反馈。
Shuler说:“汽车SoC需要复杂的处理来满足功能安全要求，这就要求在SoC设计中采用不同的架构来实现互连。“新的IP还可以保护代理缓存，这样SoC设计师就不需要复制整个系统来满足功能安全要求。”
cpu和硬件加速器
机器学习SOC由CPU，AKA处理元件和硬件加速器组成。嵌入式系统确实是切割机器学习任务并将其传递给硬件加速器。硬件加速器促进高数据吞吐量以及低延迟。
硬件加速器促进了汽车soc的近实时处理。图片由ArterisIP。
“临界小组高级分析师Mike Demler表示，”动脉内新的Ncore 2.0互连IP有助于整合异构处理器核心和硬件加速器。““这允许芯片设计人员为ADA和自主车辆应用实施缓存相干的机器学习架构。”
Ncore 2.0互连IP中使用的相干存储器缓存技术消耗比传统的最后一个高速缓存（LLC）消耗更少的区域，并通过减少DRAM流量和功耗来提高延迟。这使得它们更适合在以神经网络为中心的处理元件中使用。
2017年4月6日，ArterisIP在加州圣克拉拉举行的Linley Autonomous Hardware Conference上发布了新的汽车soc互连解决方案。该公司之前名为Arteris，现在更名为ArterisIP。
