数据工作量突破三星DDR5和HKMG工艺技术

最近,三星推出了一款所谓的行业第一款:512 GB的DDR5模块。DDR5是建立在高介电常数(k)金属栅极该技术将针对人工智能(AI)、超级计算和机器学习(ML)应用中的数据密集型工作负载。

三星的新DDR5模块，用于AI和ML应用中的带宽密集型计算。图片由三星

自2010年以来,三星使用HKMG工艺设计了基于逻辑的半导体减少移动设备在媒体密集的情况下的能量消耗。2014年，三星开始建立动态随机存取存储器创建256gb容量的服务器模块。最终，DRAM行业需要更小的ic，这就需要更少的材料来实现所需的设计规格。

三星新的DDR5高k模块代表了在HKMG和DRAM处理方面的研究经验的积累。

HKMG技术过程

如果半导体技术继续遵循摩尔定律，晶体管将需要缩小，同时仍然提供高驱动电流和高开关能力。在某种程度上，使用标准CMOS工艺技术制造可能会停止。

CMOS制造在DRAM发展中有一个反复出现的障碍:电容。当缩小晶体管时，也必须减小栅氧化层厚度。然而，薄化这些材料和层会导致栅极漏电流增加。

使用高钾材料将降低能隙水平，因为它具有类似厚氮化物材料的特性。图片由Jeon和剑桥大学

为了防止电容问题成为设计问题，三星一直在寻求材料稳定性，特别是一到两种高介电材料，以为DRAM制造低功耗ic。

gate first和gate last的整合方案

有两条设计路线可以帮助制造商摆脱标准CMOS制造。

利用HKMG过程的第一个途径是“门户优先”方法。这种栅极优先的方法需要一种集成方案，将高介电材料插入到标准CMOS工艺流程中。

第二个集成方案被称为“gate-last”。栅极末位方法将介电层置于栅极处理之前。这种放置方式对制造商来说是有利的，因为它涉及到不需要高热活性的低温工艺，这在制造过程中是具有成本效益的。栅极最后方案的另一个好处是它更容易融入传统CMOS制造中。

三星的512 GB DDR5模块

三星的DDR5模块采用了八层透硅via (TSV)技术。该公司表示，其HKMG材料的功耗降低了13%，提供了7200mbps的速度，是DDR4技术的两倍。

一个在芯片封装中使用的TSV的例子。图片由郭et al。

DDR5模块由32 × 16gb芯片组成，采用10nm工艺，可使闪存充分利用HKMG技术的高金属功能。

三星DRAM内存规划副总裁孙英秀(Young-Soo Sohn)表示三星是唯一一家拥有逻辑和存储能力的半导体公司，将HKMG逻辑技术应用到存储开发中。

三星拓展其DDR5产品组合

凭借三星广泛的DRAM产品组合，英特尔等其他大公司可能会与三星密切合作，以增加基于ddr5的设备市场。

在一次新闻发布会上,卡洛琳杜兰,英特尔公司的副总裁和通用的内存和输入输出技术,还解释说,”英特尔的工程团队密切合作伙伴与记忆领导人像三星提供快速、低功耗DDR5内存performance-optimized兼容我们的即将到来的Intel Xeon处理器可伸缩,代号为蓝宝石急流。”