超低抖动:德州仪器的内部EEPROM可编程振荡器

LMK61E07是I2C控制可编程可变频率振荡器，可用作计算机网络，医学成像，FPGA和广播视频应用中的可调频源。

我喜欢可编程的事情 - 这不仅意味着我获得了我从未知道我需要的设计灵活性，但它也意味着我会以新的和令人兴奋的方式犯错误。

作为一个例子，LMK61E07 datasheet表示数字锁相环锁相环(PLL)的“锁失检测电路”可以检测和报告小到“一个周期跳频”的频率误差。我确信，如果我在我设计的电路中使用这个集成电路，我会在第一次旋转时充分利用这个功能。大约在旋转4或5，和几百美元穷，我将逐渐厌倦这个功能，并最终创造一个设计，不再失去锁相锁时，改变频率。

在集成电路

该IC的时钟部分包含一个50 MHz的晶体，一个分数锁相环(PLL)，和一个绑定到差分输出缓冲器的整数输出分配器。一个可能过于简单的解释是，它需要一个非常精确的水晶时钟源，并操纵它来创造一个非常快，非常稳定的振荡器。然后，在发生一定数量的振荡后，输出一个时钟脉冲。

串行通信ViaI2C提供对配置寄存器和片上100写周期EEPROM的访问，可以控制上电默认值。

LMK61E07框图来自“透明国际”

三个时钟输出选项

任何快速改变的逻辑状态都将产生电磁辐射，该电磁辐射可以传播到电路中的其他位置，如不受欢迎的干扰。一种最小化噪音的技术微分信号-two相同幅度，相同定时，密闭地，相反的极性信号线在近乎身体邻近创建电磁场，该电磁场在很大程度上互相互相。

一旦信号到达目的地，电路可以过滤沿着路径可能产生的噪声，并提供一个干净的时钟脉冲，而不会淹没其他电路的时钟噪声。

差分信号接收器的图像JDC1197.［cc by-sa 4.0］

该设备的差分时钟输出可以以三种常见方式中的一种配置。提供了这些拓扑，以便为设计人员选项接口，无论是由时钟驱动的IC。

低电压正发射极耦合逻辑(LVPECL)

这种方法允许时钟输出高达1 GHz，但电流消耗比其他两种方法高。LVPECL允许在更高的电压下更快的上升和下降时间，因此它不太容易受到噪音的影响，更有可能产生噪音。

LVPECL输入/输出拓扑的图像微芯片．

低压差分信号(LVDS)

lvds.允许时钟输出高达900 MHz;它使用比其他两种方法更低的过渡电压。

图像LVDS输入/输出拓扑从微芯片．

高速电流转向逻辑（HCSL）

这种方法允许时钟输出高达400 mhz, HCSL上的电压波动接近于你在LVPECL上看到的，然而，HCSL是地面参考，而不是vcc参考的LVPECL。

高速电流转向逻辑拓扑的图像微芯片．

内部和输出频率

该设备的总体输出范围为$$f_{out}=10\;MHz−1000\;MHz$$(根据图6.6)。该数据表提供了公式，以帮助设计师确定VCO频率。我个人希望看到数据表的作者提出一个更直观的方式来演示VCO频率，而不是提供的公式和范围。一个交互式网页，或者甚至是一个电子表格就足够了。目前，数据表中提供了一系列公式，设计人员可以使用这些公式来确定可用的VCO频率。

$$ f_ {vco} = \ frac {50 [mHz] \ times \ frac {1 \;或\; 2} {1 \;或\; 4} \ times（（1 \; to \; 4095）+FRAC {0 \;到\; 4194303} {1 \;到\; 4194303}）} {5 \;到\; 511} $$

概括

这个超低抖动可编程振荡器肯定可以在软件定义的无线电，电视调谐器，或者超声波机。每台13.50美元(1k数量)，每台22美元(1k数量)，我想它只能在中高端设备中找到一个家。