Micron揭开1α DRAM进程节点-迄今为止密度最高的DRAM

DRAM一直比其他许多其他硅对手缩短。虽然微处理器的生产一直到5nm节点，但DRAM仍然卡在20nm和10nm节点之间，大约从2016年就开始了。理论上，10nm是DRAM的极限。

DRAM缩放趋势达到2018年。使用的图片礼貌科技的见解

因此，制造商创建了一种新的过程节点命名方案，其指内存单元阵列中的活动区域的间距的一半的尺寸。“公约”如下：

• 1x nm.：19nm-17nm（gen1）
• 1Y NM.：16nm-14nm（Gen 2）
• 1Z NM.: 13nm-11nm(第三代)

到目前为止，制造商只达到了1z“节点”。现在,Micron Technologies已成为第一家将下一个最小的Diminsion DRAM，1α到市场的公司。

电容宽高比和DRAM缩放

缩放DRAM的众多原因并未像缩放微处理器一样简单（如果您认为这是一个直接的过程）。

单个DRAM单元由PASS晶体管和存储电容器组成。使用的图像礼貌块和文件

其中一个原因涉及DRAM的本质;它需要一个存储电容来保存数值。因为器件的电容与其物理尺寸直接相关，所以横向收缩电容会降低其效率。电容器不仅不能保持可测量的电荷，而且还会更快地泄漏电荷，需要更多的动态刷新。

一些行业供应商认为，有必要对材料的重大发展充分克服这一挑战。

制造挑战和DRAM缩放

其他限制因素DRAM缩放涉及制造的挑战。

硅处理通常依赖于光刻以蚀刻到半导体中的详细图案。DRAM电池的光刻设计要求，特别是电容器的复杂性，使制造过程非常困难。

Micron的DRAM路线图继续展开。使用的图像礼貌微米

随着特色收缩，光刻受限于瑞利判据。这一标准规定，用光刻法蚀刻一个小于所用光波长大约一半的特征是不可能的。这意味着，当特征被蚀刻得足够小时，使用传统技术创建足够精确的DRAM单元几乎是不可能的。

一些挑战包括用良好的对准和具有准确纵横比的电容器来图案化电容器孔，以获得可预测行为。

Micron引入了一个新的内存过程节点

虽然这些挑战取得了惊人的缓慢，但一些供应商仍在取得进展。Micron是第一家在最近取得重大进展的公司，昨天成为第一家将1α流程节点带到批量生产的公司。

与一些正在寻找极端紫外线（EUV）光刻作为解决方案的公司不同，Micron通过“多重图案”来实现缩小。这种技术背后的想法是通过添加非光刻步骤来提高分辨率来创建单个较大的特征之外的多个小功能。

多个图案化过程。使用的图像礼貌林研究所

Micron公司的工程师Thy Tran解释说:“这种设计过于简单，基本的想法是用步进器创造牺牲特征，在这些特征的侧面涂上不同的材料，然后去掉原始的牺牲特征。Voila-two半尺寸功能!重复这个过程，我们就有了1α所需的四个特征。”

内存密度的40％凹凸

考虑到Micron的New1αDRAM，此消息在内存空间中非常重要，在其前一个1z DRAM节点上提供了40％的内存密度提高。Micron还声称，与1Z移动DRAM相比，新技术提供了高达15％的省电。

据该公司称，今年，1α节点将分发其DRAM产品组合，以支持今天使用DRAM的所有环境。