随着摩尔定律的终结，工程师们被迫寻找新的方法来继续将更多的晶体管集成到芯片上的趋势。其中一个领先的解决方案是创造3D ic:物理堆叠的硅晶片层与硅透孔连接。通过这种方式，芯片可以继续增加晶体管的数量，而无需进一步缩小规模。
采用tsv的3D集成电路技术。图片由Ridgetop集团
然而，与所有的新技术一样，3D集成电路技术仍然存在许多需要解决的问题。从发展的角度来看，3D集成电路仍然需要新的工艺设备、测量方法和测试程序。
PillarHall的3D集成电路方法
一个发展中的公司可靠测试3D ic的新方法是PillarHall。
该公司表示，他们专注于开发简单、快速和准确的方法来表征薄膜工艺。具体来说，他们开发的测试芯片经常用于原子层沉积和化学气相沉积过程中的薄膜保形度测量。
一片PillarHall测试芯片。图片由PillarHall
薄膜过程的保形性，或芯片涂层的均匀程度，可能非常重要，但量化具有挑战性。传统的垂直测试结构依赖于截面SEM/TEM分析，相比之下，PillarHall表示，它开创了一种新的横向测试方法。该公司表示，这种方法可以使用传统的表面分析工具，从而更快、更准确地进行分析。
PillarHall与Chipmetrics合作
现在，在一个战略行动中，PillarHall已经与一家芬兰公司Chipmetrics合作，帮助其解决方案商业化。
最初，这两家公司将把市场精力集中在原子层沉积(ALD)上，因为这是研究表明测试芯片最有效的地方。除此之外，这些团队已经在国际市场上试用了测试芯片。
结构后ald涂层和后剥离膜。图片由PillarHall
在这一点上，Chipmetrics创始人Mikko Utriainen博士表示，Chipmetrics“对学术型企业家来说，熟悉研究型初创企业面临的挑战。”迄今为止，PillarHall的旅程在许多方面都非常成功。它独特的商业模式、产品、市场、需求、客户反馈、销售渠道和可扩展性都非常有前景。”
Beyond-Moore技术
3D集成电路是一种“超越摩尔”的技术，有望在半导体行业继续创新。与所有的新技术一样，在测试和分析方法方面仍有一些空白有待填补，而这正是这些芬兰公司希望解决的问题。
更多关于3D集成电路和垂直集成
3D集成电路技术并不是什么新技术。然而，近年来，我们看到了一些令人印象深刻的飞跃。看看最近关于垂直整合的一些讨论。
