SiFive将Flex Logix eFPGA ip添加到DesignShare Initiative

SiFive是首个基于RISC-V的soc背后的公司，最近宣布将Flex Logix的FPGA IP加入其DesignShare计划。

DesignShare计划旨在为开发定制soc的小型公司消除障碍并简化准入，允许他们将现有ip整合到原型中，并使新设计更快地推向市场。这是DesignShare合作者通过延迟、低成本或免费访问ip来实现的。AllAboutCircuits报道Rambus加入DesignShare今年8月。

这种新布局将SiFive的Freedom U500 28nm平台与Flex Logix的EFLX嵌入式FPGA (eFPGA)结合在一起，这将提供不同尺寸的FPGA。这将开源的RISC-V指令集架构与EFLX eFPGA的可定制加速器特性融合在一起。

Freedom U500被设计为支持自定义加速器，具有对L2缓存、DRAM的一致访问，以及从平台上的中断控制器生成或接收中断的能力。即将到来的磁带U500将包括在tl总线上的EFLX eFPGA和多达64个gpio。U500评估板和软件将发送给客户反馈。

SiFive U500架构。图片由SiFive。

SiFive Freedom U500规格:

• U5 Coreplex 1-8 64bit RISC-V内核，专用缓存和共享L2缓存
• DDR3 / DDR4 DRAM频道
• 作为PCIe 3.0
• 1 Gb以太网
• USB 3.0

的EFLX eFPGA

EFLX eFPGA与传统FPGA的不同之处是，它是一个集成在芯片中的FPGA核心，无需高速SERDES、GPIO缓冲区、pll和专有总线接口。

典型的FPGA vs嵌入式FPGA。图片由Flex Logix。

Flex Logix还拥有专利架构，报告比传统fpga效率更高。在传统的FPGA中，2D网格架构中可能使用超过10个金属层，FPGA利用率约为70%，高达80%的FPGA织物用于互连逻辑块。在第一代EFLX架构中，只使用了5或6个金属层，实现了高达90%的FPGA利用率，60%的FPGA织物用于互连逻辑块。金属层数量的减少也增加了eFPGA的模块化。

互连实现效率的增加使用无界基数互连网络,解决方案由公司的联合创始人,设计成王,决定重点发展一个更好的博士学位期间互连方法。这种方法,发表在一篇2014年国际固态电路会议,获得杰出论文奖，该奖项通常颁发给像英特尔这样的大型硅公司。

EFLX eFPGA使用Verilog或VHDL编程，然后通过Flex Logix编译器运行。下面的视频给出了一个演示。

在Flex Logix网站上，可以使用各种核心IP选项，包括雷达硬efpgas，这是空间应用的有用选项。Flex Logix无疑是DreamShare计划的一个独特的补充，我们将很高兴看到这次合作的结果。

特写图像由Flex Logix。