西部数字转向开源，新的RISC-V核心，ISS和缓存一致性

开源正在改变我们管理数据的方式吗?数据存储设备公司西部数字(Western Digital)一年前转向了RISC-V的开源指令集架构(ISA)。本月，他们宣布了一系列开源合作计划，旨在使从处理器核心到内存缓存的数据更加开放。

在就职RISC-V在今年12月的峰会上，有许多声明和演讲详细介绍了RISC-V的现状及其对行业的影响(现在和未来)。

西部数据是一家以数据存储设备而闻名的公司，也是RISC-V环境中不断发展的公司之一。一年前，他们宣布要改用RISC-V。现在，他们正在加倍致力于这种开源架构，旨在促进新的创新，帮助引领数据处理的未来，并最终引领数据存储。

在峰会上，西部数字发布了三条消息，每一条都与他们在开源领域的工作有关:

• OmniXtend:一个记忆结构
• SweRV Core:内部开发的RISC-V核心
• SweRV ISS:指令集模拟器

AAC有幸与西部数字RISC-V生态系统总监Ted Marena交流了这些新进展，以及该公司如何应对开源现象。

大数据vs快速数据，核心计算vs边缘计算

Marena和Western Digital从几个方面概括了大数据和快速数据之间的差异。

大数据通常在核心位置进行处理，并有自己的处理方式，往往面临可伸缩性等问题。另一方面，快速数据与边缘计算更相关，在边缘计算中，快速响应很重要，这使得性能和延迟成为主要的挑战。

边缘计算应用程序的一个例子是安全摄像头，其中延迟是一个痛点。系统没有时间将信息发送到云端，在那里可以根据数据做出决策——它需要一个更小、更简单的解决方案。

一般的看法是，市场可能会看到边缘应用程序的增长趋势，这将需要更多的处理和智能。

为什么开源是未来

根据Marena的说法，西部数字之所以选择与RISC-V组织合作，一个重要的原因是他们发现由于专有接口，通用架构很难使用。早在2014年，该公司就开始相信开放、标准的界面是创新的关键。

另一个谜题是永远存在的魔鬼，安全。Marena说，总体趋势是，由于在协作环境中有“更多的眼睛”关注情况，开源更加安全。

选择开放标准

Marena说，这个领域还有其他一些由联盟开发的标准(其中一些是西部数字参与的)，其中一些不是开源的。说服一个行业采用开放标准本身就是一个挑战。对于大多数现有的体系结构来说，这样的标准是不可能的。当被问及西部数字如何努力推广开放标准时，Marena解释了该公司在RISC-V峰会上的展台演示。与SiFive合作开发点对点解决方案，与Barefoot网络合作开发可编程交换机，西部数字展示了他们的新内存结构OmniXtend。

这是一个“实践证明”的案例，西部数字希望通过展示一个开放标准的有用和有效来建立对它的支持。

这里概述了这些合作——以及西部数字对risc - v的关注——所取得的成果。

OmniXtend:大数据和快速数据的缓存一致性

OmniXtend是一个缓存相关的“内存结构”，旨在允许在多个不同类型的处理器之间共享访问内存缓存。其理念是，多方(人或处理器等)将访问相同的内存，从而实现系统间更好的一致性。

“基本上，我们提出的这种内存结构将允许，比如说，一个RISC-V处理器，一个GPU，和一个FPGA，以一种一致的方式共享和访问缓存。这并不仅仅是一个RISC-V实现。您可以让其他处理器体系结构采用这个标准。“这里的变化，”Marena说，“是，在今天的架构中，内存与处理器或内存与外设的比率是相当固定和固定的。我们想做的是让数据成为架构的中心。没有人拥有这种记忆，因此我们认为这可以引入一些真正独特的解决方案。”

“我们希望做的是让数据成为架构的中心。”

在处理需求大的应用程序方面，Marena帧缓存一致性。例如，人工智能需要大量的处理。在这种情况下，大量的AI处理器可以跨网络共享内存。西部数字认为，这将允许在不久的将来实现特定的应用程序，今天可能需要不同的比例，而不是目前所支持的。

“RISC-V允许我们这样做，因为它是开放的，”Marena补充说。“这种标准在现有的一些架构下是不可能实现的。”

SweRV核心:RISC-V核心

SweRV Core是第一个risc - v设计的核心，将在2019年的前几个月以完全开源的形式发布。它是由西部数字开发的，用于内部使用，然后作为对开源生态系统的贡献发布。

Marena首先打破了“SweRV”这个名称背后的想法:RV是RISC-V的名称，而“we”则是对项目合作本质和西部数字名称的认可。他表示，SweRV也是选择另一条道路的动词，突显出该公司致力于推动行业变革。

“这正是我们正在做的，”他说。“我们没有使用通用计算。我们希望利用RISC-V，为大数据和快速数据设计专门的架构。”

核心本身是一个有序的核心，这意味着它每次只执行一条指令。

马瑞纳说，这种核心的设计更简单，体积更小，耗电更少。他还指出，有序核心不太容易受到某些安全攻击。

其概念是，内核可以作为开发人员创建自己的自定义内核的起点，特别是开源社区。为了便于设计人员采用并构建核心，他们还打算提供测试向量。正如马雷纳所说，“我们很高兴看到人们能做些什么。”

SweRV ISS(指令集模拟器)

最后，西部数字宣布了他们的ISS，它允许用户模拟和模拟处理器正在做什么，本质上确保设计正在做它应该做的事情。

Marena说，国际空间站的“关键要点”是，它是独立于SweRV核心RTL实现的。该核心的Verilog RTL是由一个完全独立于SweRV ISS的团队开发的。他们被要求开发一个能够响应RISC-V指令的国际空间站，即使使用的核心是外部的(也就是说，不是来自西部数据)——能够测试他们通过软件输入的任何东西。

“这为人们提供了一个可用于生产的核心，”Marena说。

未来:RISC-V存储设备

虽然看到一家数据存储设备公司推出核心和模拟器似乎有点奇怪，但它有一个更大的计划。马瑞纳表示，西部数据计划在2019年底或可能在2020年发布RISC-V数据存储设备。

“这都是关于开放标准接口的，”他说。

你对RISC-V熟悉吗?您如何看待开源架构的这些新趋势?请在下面的评论中分享你的想法。