Xilinx最近宣布与三星合作纳入这一点versal acap.（自适应计算加速平台）平台进入三星的5G商业网络，Xilinx状态将提供一种通用，灵活和可扩展的系统，可以解决多个地理位置的多个运营商需求。
我们之前讨论过的versal acap关于更大的FPGA可访问性的文章，被指出，提供NOC（芯片上的网络）的架构。该NOC可以通过开发人员和工程师轻松编程，并且根据Xilinx，提供实时信号处理并执行将增加网络容量的波束成形技术。
波束成形和5G
波束成形是一种信号处理技术，其用于传感器/天线阵列，用于定向信号传输或接收，其可以在发送和接收端两者中使用以实现空间选择性。这为全向接收/传输网络带来了改进的数据吞吐量，因为它可以限制可以通过的流量类型。
Xilinx表示，Versal ACAP结合了三个可编程发动机的优点。使用的图像礼貌Xilinx.
因此，在这种情况下，它可以获得更高的速度和对优选信号类型的容量5G。像Versal ACAP这样的自适应芯片将适用于这些网络。
Vereal ACAP如何影响5G网络
Xilinx说是几种类型的5G网络，具有各种速度范围，可以从Versal ACAP中受益：
- 低频网络（600 MHz至700 MHz），可以覆盖数百平方英里的服务，服务范围从每秒30到250兆比
- 中频5G网络（2.5 GHz到3.5 GHz），可覆盖几英里的面积，范围为100至900兆位/秒
- 高频网络（毫米波至24/39 GHz），可覆盖一英里，每秒提供1至3千兆位。
三星表示，5G频谱“Eclipses”LTE的碎片频谱。使用的图像礼貌三星
Xilinx表示，Versal ACAP自适应芯片可以使它们受益。
更多关于Versal ACAP
Versal ACAP系列芯片都具有基础APU，RPU，内存和连接选项，但在AI / DSP引擎，系统逻辑单元格，LUT和NOC主/从端口的数量中变化。
Versal ACAP芯片。使用的图像礼貌Xilinx.
Xilinx的Versal ACAP系列芯片（优质，Prime和AI核心）所有功能都具有相同的基本硬件，但在AI和DSP引擎，系统逻辑单元，LUT和NOC主/从端口的数量中不同。通用硬件包括：
- 双芯ARM Cortex-A72 APU（48KB / 32KB L1 Cache W / Parity＆ECC，1MB L2缓存W / ECC）
- 双芯ARM Cortex-R5F RPU（32KB / 32KB L1缓存和256KB TCM W / ECC）
- 256 KB片上内存与ECCT
它们还具有多数连接选项，包括2x以太网，2x UART，2x CAN FD，1x USB 2.0，2X SPI和2X I2C。
优质的
这优质的系列功能高达14,352个DSP，最多可达7,352个系统逻辑单元格，最多可达3,360,896个LUT，以及与Prime系列相同的网络选项。
主要的
这主要的系列优惠多达14,352名DSP发动机，最多可达7,352个系统逻辑电池，最高可达3,360,896个LUT。网络选项包括GTYP 32G，GTM 58G（112G），CCIX和PCIe W / DMA（CPM），PCI Express，CXL，100G多速率以太网MAC，600G以太网MAC，600g Interlaken和400g高速加密引擎。
Versal ACAP的功能图。使用的图像礼貌Xilinx.
AI核心
这AI核心系列包含多达400 AI发动机，最高可达1,968名DSP发动机，最高可达1,968个系统逻辑电池，最高可达899,840个LUT。它们还打包最多28个NoC Master / NoC从端口，最多4个DDR内存控制器，CCIX和PCIe W / DMA（CPM），PCIe，多速率以太网MAC，最多44（32.75Gbps）收发器。
“5G创新的流行者”
在新闻稿中，执行副总裁（有线/无线集团，Xilinx）利亚姆Madden国家，“三星是一片小型创新，我们很高兴在其5G商业部署中发挥重要作用。Versal ACAP将提供三星，具有卓越的信号处理性能和适应性所需的适应性，以便现在和将来提供卓越的5G体验。“
第一个百草式ACAP芯片已经运送到早期访问公司，预计将在今年上一季度（2020年）。
