集成电路封装的热阻如何影响热性能

集成电路封装的热性能可以由几个不同的参数来确定，比如θ_晶澳,θ_{简森-巴顿},θ_JC,Ψ_JT,Ψ_{简森-巴顿}。对这些参数的深入了解可以帮助我们对产品的热性能有更准确的估计。有了这些知识，我们可以避免对设计施加不必要的限制，或者预测从热的角度来看是边缘的设计的潜在缺陷。

在这篇文章中，我们将研究结-环境热阻θ_晶澳。我们会看到θ_晶澳可以用来比较不同厂家包装的热性能。

利用结-环境热阻(θ_晶澳)

热阻表示热量从一处流动到另一处的难度。对于集成电路封装来说，最常见的(也是最常被误用的)热参数可能是连接到环境的热电阻，通常用θ表示_晶澳。

如果我们有θ_晶澳参数在给定系统中使用的集成电路，我们可以使用下面的公式轻松计算结温:

$$T_J = T_A + P \次θ_{JA}$$

在哪里

• T_J为结温(定义为模具上的最高温度)
• T_一个是环境温度，和
• P是芯片耗散的“总功率”。

由上式可以确定集成电路的最大允许功耗，如最大允许结温为150°C, T_一个= 25°C,θ_晶澳=17°C/W时，得到的最大允许功率为:

$ $ P_{马克斯}= \压裂{T_J - T_A}{θ_ {JA}} = \压裂{150 - 25}{17}= 7.35 W $ $

在具有θ的情况下，评估设计热性能似乎是一项简单的任务_晶澳参数。然而，在应用上述方程来估计特定应用板的连接温度之前，必须充分理解一些复杂的问题。

θ_晶澳:系统特性

关键是，从结到环境的热阻不仅仅是封装的特性。有几个不同的参数影响θ_晶澳。

下图显示了自然对流环境下PCB上暴露的垫封装的典型热流模式。

表示热量如何通过集成电路和PCB，其中红色箭头表示热量流动的方向。图片由在半导体

热量流过PCB和包装箱。安装在IC上的测试板实际上可以起到焊在器件引线上的散热片的作用。

改变测试板的特性，如道密度和电源/接地面的数量，可以得到不同的θ_晶澳值。JEDEC规范为θ定义了两种测试板类型_晶澳测量:

• 1s(1信号层)
• 2s2p(两个信号层和两个电源层)测试板

当我们将板型从1s板改为2s2p板时，测量结果可能会非常不同。下图比较了θ_晶澳不同的板子类型适用于不同的包装。

在1s和2s2p pcb上比较17种封装类型的结-环境热阻。图片由德州仪器公司。

如你所见，板型可以改变θ_晶澳多达50%。

还有其他几个因素可以影响结对环境的热阻。例如，热阻随海拔高度的增加而增加。一个在8000英尺的高度运行的设备所承受的气压更小，与在海平面运行的相同设备相比，其运行温度要高20%。有趣的是，主要的系统设计公司使用压力室来测试他们的设计在不同高度的热性能。

热阻也是环境温度的一个函数。总的θ减少20%_晶澳可以通过从环境温度0°C到100°C发生。此外,θ_晶澳在给定的集成电路中，随着功率耗散的增加而减小。

第二步:θ的测试条件_晶澳

在下一篇文章中，我们将继续讨论制造商使用的标准化测试条件测量θ_晶澳参数的IC封装。这些细节使我们能够理解这种热性能度量的局限性。

要查看我完整的文章列表，请访问这个页面。