基本MOSFET差分对

在本文中，我们将研究该基础集成电路放大器拓扑的最简单版本。

支持信息

• 分立半导体电路:差分放大器
• 离散半导体电路：简单的OP-AMP
• 绝缘栅场效应晶体管

差分或单端？

主动电路的介绍性研究通常投入到标准单端放大器配置的大量时间 - 例如，公共源，公共栅极，发射器。在熟悉晶体管操作，小信号分析和放大器特性的情况下，这肯定是一个值得努力的努力。但是实际的单端放大器配置的价值是一个不同的故事 - 事实是，差分放大器主导现代模拟IC。有几个原因：

• 差分放大器应用增益不到一个输入信号，而是给出一个输入信号区别两个输入信号之间。这意味着差分放大器自然地消除噪声或干扰存在于两个输入信号。
• 差分放大还抑制了共模信号 - 换句话说，将去除两个输入信号中存在的DC偏移，并且增益仅应用于感兴趣的信号（假设当然，当然，感兴趣的信号两个输入中不存在）。这在IC设计的背景下是特别有利的，因为它消除了对庞大的DC阻挡电容器的需求。
• 在差分对中发生的减法使它很容易将电路并入负反馈放大器，如果你读过负反馈系列，您知道负面反馈是关于放大器电路可能发生的最佳事情。

只有很明智的是，这些益处伴随着显着的缺点，而且IC制造的性质几乎是完全有益的差异配置。两个问题是1）较高的组分计数和2）对称组分特征的重要性。您可以忘记数字1，因为向IC添加了一些更多晶体管的成本可以忽略不计。至于第2号，IC技术恰好擅长在芯片内的组件之间实现一致性（该一致性被称为“匹配”）。

在本文中，我们将通过概念讨论和模拟探索基本MOSFET差分放大器配置（即，不是太多的数学或复杂电路分析）。因为这一主题主要与IC实施相关，所以我们将使用特定于0.35μm的CMOS技术的NMOS模型;可以找到各种LTSPICE文件和一些相关信息在这里。

一对mosfet

这是电路：

请注意以下事项：

• 在现实生活中，电流源符号将被产生恒定电流的电路代替。（参考基本MOSFET恒流源欲了解更多信息。）但是，我们希望为这一介绍性分析保持良好而简单，因此在我们的模拟中，我们将使用理想的电流源代替恒定电流电路。
• 该电路的实际IC实现将用电流镜像用作“有效负载”的电阻器更换电阻。但是，如果我们的目标是了解差异对的功能，我认为我们应该从电阻版本开始。
• 差分对是关于平衡的。因此，为了最佳性能，必须匹配电阻器和MOSFET。这意味着两个FET的通道尺寸必须是相同的并且r₁必须等于R.₂。为两个电阻选择的电阻值将被称为r_D.(D.雨水）。

DC分析

当两个输入接地时，让我们确定该电路的偏置条件。

两个漏电流的总和_D1和我_D2必须等于I._偏见。我们还知道，两个漏极电流相等，因为在这个理想化的分析中，两个电路的两半都是相同的。因此，

\ [i_ {d1} = i_ {d2} = \ frac {i_ {bias}} {2} \]

让我们假设晶体管饱和的那一刻。饱和模式漏极电流的等式如下：

\ [i_d = \ frac {1} {2} \ mu_nc_ {ox} \ frac {w} {l}（v_ {gs} -v_ {th}）^ 2 \]

(在本文中我们将忽略通道长度调制。)漏极电流已经确定(由电流源确定)，栅极连接到地节点;这意味着源电压将在产生门-源电压(V_GS.)对应的漏极电流为I_偏见/ 2。我们会让模拟为我们这件事。输出电压更容易：计算电阻器的电压降（i）_偏见/ 2）×r_D.，然后从正电源中减去这个电压降。下面是一个例子:

输出电压与预期一致。考虑到阈值电压(V_TH.)，而SPICE型号的电压约为0.5 V;模拟告诉我们V_GS.对应的250µa的漏电流约为0 V - (- 725 mV) = 725 mV，即在V以上约为225 mV_TH.。

让我们回到我们对饱和度的晶体管（AKA“活动模式”）的假设。MOSFET放大器需要保留在其传递特性的饱和部分中，因为与三极区域相比，增益在饱和区域中更高且更稳定。为了确保饱和，漏极电压必须始终高于栅极电压减去阈值电压：

\ [v_ {ds} \ geq v_ {gs} -v_ {th} \ \ \ \ \ lightarrow \ \ v_ {gd} \ leq v_ {th} \]

在该示例中，漏极电压（AKA V._出去）固定在2.05 V.这意味着我们对V的限制_在:共模输入电压不能超过2.05 V + 0.5 V = 2.55 V，因为当输入电压达到V时_TH.漏极电压高于漏极电压，MOSFET进入三极管区域。

共模拒绝

让我们快速模拟来证明我们自己，差分对不会放大共模电压。这是电路：

如您所见，即使使用1 V共模输入，输出电压仍处于偏置电压-2.05 V.此共模抑制行为的简单概念解释是以下：输出电压的幅度由漏极电流控制，而不是输入电压。只要两个输入电压相同，固定偏置电流在两个晶体管之间均匀地划分，因此V_OUT1.和V_OUT2.不要换。

还需要注意的是，栅极-源极电压基本相同(因为漏极电流没有改变)，尽管源极电压增加了，以补偿栅极现在是1v而不是地电压这一事实。

差异增益

如果您记得以下内容，您可以了解此电路的差异动作：

• 一世_D1+我_D2= I._偏见
• V._S1= V._S2

如果Q的门处的电压₁高于Q栅极的电压₂，V._GS1.也必须大于V_GS2.，因为两个晶体管在源端有相同的电势。较高的栅极-源极电压意味着更大的漏极电流，但漏极电流之和保持不变_D1增加我_D2减少，这导致V的相应减少_OUT1.V的相应增加_OUT2.。例如：

我们将通过模拟差分小信号响应并将模拟增益与理论增益进行比较来完成此介绍性分析。让我们将共模电压返回0 V，然后将1 MV正弦波施加到Q的门口₁：

我们将定义输出电压为V_OUT1.- - - - - - V_OUT2.;这使得仅使用v的增益加倍_OUT1.或V_OUT2.，并且还消除了与偏置电压相关联的DC偏移。这是一个与v的剧情_三机一体和差分输出电压：

在这里，我们的输出幅度为10 mV，输入幅度为1 mV;因此，我们的模拟差异增益是10.理论差异增益的公式是

\ [a_ {diff} = g_m \ times r_d \]

哪里g_m可计算如下:

\ [g_m = \ sqrt {2 \ mu_nc_ {ox} \ left（\ frac {w} {l} \ other）i_d} = \ sqrt {\ mu_nc_ {ox} \ left（\ frac {w} {l} \右）i_ {bias}} \]

Spice模型具有μ_N= 148.2 cm.²/ v·s和t_牛= 7.754 × 10^-9。我们可以计算c_牛作为

\ [c_ {ox} = \ frac {\ epsilon_ {ox} {t_ {ox}} {t_ {ox}} = \ frac {3.45 \ times10 ^ { - 11} \ \ frac {f} {m} {7.754 \ times 10 ^{-9} \ m} = 4.449 \ times10 ^ { - 3} \ \ \ frac {f} {m ^ 2}}

因此，

\ [\ mu_nC_{牛}= 148.2 \ \压裂{厘米^ 2}{\ cdot s} \ * \离开(4.449 \ times10 ^{3} \ \压裂{F} {m ^ 2} \右)= 65.9 \ \压裂{\μA} {V ^ 2} \]

几乎已经完成：

\ [g_m = \ sqrt {65.9 \ \ frac {\ mu a} {v ^ 2} \ times \ left（\ frac {35 \ \ mu m} {0.35 \ \ mu m} \右）\ time500 \ \ mua}} = 0.00182 \ \ frac {a} {v} \]

完毕：

\ [a_ {diff} = 0.00182 \ \ frac {a} {v} {v} \ time5 \ k \ oomega = 9.1 \]

计算= 9.1，模拟= 10：我会说这非常接近。

结论

基本MOSFET差异对是想要深入模拟IC设计的任何人的重要途径。我们可以对此电路说得多，但我们现在会在这里离开这里。在下一个文章中，我们将通过使用有效负载而不是漏极电阻来查看可以实现的改进性能。