在本文中，我们将采用高级外观设计模拟IC的过程。
模拟IC设计与数字IC设计
模拟IC设计与数字IC设计有很大的不同。在哪里数字IC设计大多数是在抽象的水平上完成的，通过系统和过程来决定栅极/晶体管级的放置和路由的细节，模拟IC设计通常涉及到每个电路的更个性化的焦点，甚至每个晶体管的尺寸和细节。
此外，许多铸造工艺主要用于数字IC，具有模拟功能，需要模拟IC设计人员使用流程约束和更适合数字IC的功能。
使用的图像礼貌罗尼布·克兰德兰
设计规范
模拟设计团队通常从一套规格和功能开始，就像数字IC设计一样。从那里，各种功能的功能模型用于进一步缩小约束，并导致设备大小，类型和其他过程特征的决策。这可以包括晶体管选择，高电平的地面板，包括电感器和电容器技术，以及IC和子电路的期望艺术值。
体系结构硬件描述语言(AHDL)，如VHDL-AMS，用于执行高级仿真和确定子块的约束。在这个阶段还可以开发一个测试台，稍后用于模拟，虽然模拟设计师也经常开发测试台为他们的子电路设计。
Subcircuit设计，物理布局和仿真
通过这些细节到位，并且根据模拟电路的复杂性，模拟设计团队通常将子电路设计分配给个人。使理想化的宏观级测量结果进一步确定了Subcircuits的约束和性能期望。
在此之后，这些宏原理图分解为具有从铸造过程中建模的电路元素的示例性。执行这些电路的仿真和优化，然后开始物理布局处理。放置和路由，然后是设计规则检查（DRC）和布局在寄生提取和后布局模拟之前完成。
后布局模拟可能会揭示设计中的缺陷和重新设计，布局和仿真的迭代过程，以满足最终的设计目标，并提交CAFT-OUT的IC。在整个芯片布局和仿真之前，子电路还可以经历自己的设计，布局和仿真过程，尽管在磁带外，任何一种方法都可能导致需要重新设计电路。
Cadence模拟设计环境的波形窗口示例。屏幕截图使用的礼貌Saad Rahman和Chintan Patel通过马里兰大学巴尔的摩县
模拟抽象级别
以下是模拟IC设计过程的抽象级别：
- 功能
- 行为
- 宏
- 电路
- 晶体管
- 物理布局
模拟IC设计流程
具体与模拟IC设计相关的步骤可以如下分解：
- 设计规范
- 规格
- 约束
- 拓扑
- 测试台开发
- 原理图流程
- 系统级示意图条目
- 建筑HDL仿真
- 块HDL规范
- 电路级原理图条目
- 电路仿真和优化
- 物理流量
- 基于PCELL的布局条目
- 设计规则检查（DRC）
- 布局与原理图（LVS）
- 寄生提取
- 后布局模拟
- Tape-out
在下一篇文章中，我们将谈谈RF（射频）集成电路的设计。
