嵌入式微带阻抗计算器
这个计算器帮助你计算一个嵌入式微带的特征阻抗。
输出
概述
这个计算器是设计来计算一个嵌入式微带的特性阻抗-一个平面导体悬浮在一个接地面上,在它和另一个介质材料之间的导体(见下图)。嵌入式微带通常使用印刷电路板制作,但也可以使用其他材料。一种嵌入式微带可以使用带有焊料掩模的微带来构造。
只需在上面的计算器中输入给定的示踪厚度、基片高度、示踪宽度和基片电介质的值,然后按“计算”按钮。除底物电介质外,所有给定值的默认单位都是毫米。也可以选择其他单位。注意:高度H1的值不能大于高度H2。如果是这样,计算器会给出0。
方程
$ $ Z_{0 _{嵌入}}= Z_{0} \左\{\压裂{1}{\√6 {e ^{\压裂{2 b} {H_{1}}}} + \压裂{er} {Z_{0}冲浪e_{雷夫}}(单电子^{\压裂{2 b} {H_{1}}})} \右\}$ $
地点:
$ $ er_ {eff} = \压裂{er + 1}{2} +左\压裂{er-1}{2} \ \{\√6{\压裂{W} {W + 12 H_{1}}} + 0.04(1 - \压裂{W} {H_{1}}) ^ 2 \ \} $ $ $ $ \压裂时{W} {H_ {1}} < 1 $ $
$ $ er_ {eff} = \压裂{er + 1}{2} +左\压裂{er-1}{2} \ \{\√6{\压裂{w} {w + 12 H_{1}}} \右\}$ $ $ $ \压裂时{w} {H_{1}}≥1 $ $
$ $ W_ {eff} = W + \离开(\压裂{t}{\π}\右)左ln \ \{\压裂{4 e}{\√6{(\压裂{t} {H}) ^ 2 +(\压裂{t} {W \π+ 1.1 t \π})^ 2}}\右\}\压裂{E_ {r} + 1} {2 E_ {r}} $ $
$ $间的{1}= 4(\压裂{14 e_ {r} + 8} {11 e_ {r}})(\压裂{H_ {1}} {W_ {eff}}) $ $
$ $间的{2}= \√6{16(\压裂{H_ {1}} {W_ {eff}}) ^ 2(\压裂{14 E_ {r} + 8} {11 E_ {r}}) ^ 2 +(\压裂{E_ {r} + 1} {2 E_ {r}}) \π^ 2}$ $
$b = H_{1} - H_{2}$$
$$Z_{0_{embed}}$$ =嵌入微带的特性阻抗,以欧姆(ω)为单位。
$H_{1}$$ =减幅高度1
$H_{2}$$ =压痕高度
$$W$$ =跟踪宽度
$$T$$ =跟踪厚度
$$\epsilon_{r}$$ =衬底电介质
$$er_{eff}$$ =有效的衬底介质
资料来源:PC-2141A(2004)《高速控制阻抗电路板设计指南》
应用程序
所述嵌入微带除了导体顶部的附加介质衬底外,具有与所述微带相似的结构。微波天线和耦合器以及一些滤波器可以使用嵌入的微带。这些传输线不像微带那样容易制造,但仍然比传统波导便宜得多,而且更紧凑、更轻。然而,微带不能像波导那样处理高功率。微带也有功率损耗、串扰和无意辐射的问题,因为它们不像波导那样封闭。
嵌入式微带也发现自己在高速数字PCB设计中,需要以最小的失真,没有串扰和/或辐射的信号传输。
你好。本页列出的方程式看起来很有希望,但任何详细的观察都会带来问题:
-“H”是H1还是H2?可以假设h1和h1对齐但这是假设而不是确定性
-“Er”与介电常数相同吗?或者有效介电常数?
计算器给出了答案,但是没有错误检查,或者至少是不够的。H1可以大于H2,但仍然可以得到答案。
谁能列出这些方程的原始来源或者提供一个一致的集合吗?
先谢谢你。
你好
你能用IPC-2141A(2004)勘误表更新这个计算器吗?
http://www.ipc.org/4.0_Knowledge/4.1_Standards/2141A_Errata.pdf
谢谢