计数练习:在二进制、八进制和十六进制中从0数到31:
|
这里没有给出的答案 - 与同学比较!
为了使学生熟悉这些“奇怪”的数量系统,我喜欢开始每天的数字电路指令与计数实践。学生需要流利的在这些数字系统中,他们完成了学习数字电路的时间!
我向学生提供一个建议,帮助他们看到计数序列中的模式是“Pad”带有领先零的数字,使得所有数字具有相同数量的字符。例如,代替写入二进制数的“10”,写入“00010”。这样,字符循环模式(尤其是二进制,其中每个连续更高值比特在其中的一半)变得更加明显。
(别光坐在那儿!)构建的东西! ! |
学习分析数字电路需要多大的研究和实践。通常,学生通过通过大量的样本问题进行练习,并针对教科书或教师提供的人的答案。虽然这很好,但有更好的方法。
你将通过实际学到更多信息构建和分析真实电路,让您的测试设备提供“答案”而不是书籍或其他人。对于成功的电路建设练习,请按照下列步骤操作:
始终确保电源电压水平在您计划使用的逻辑电路的规格范围内。如果TTL,电源必须是一个5伏的稳压电源,调整到一个值尽可能接近5.0伏直流。
一种方式可以节省时间并减少错误的可能性是以非常简单的电路开始,逐步添加组件以增加其在每个分析后的复杂性,而不是为每个实践问题构建全新电路。另一种节省的技术是在各种不同电路配置中重新使用相同的组件。这样,您不必多次测量任何组件的值。
让电子自己给你自己的“练习问题”的答案!
这是我的经验,学生需要多种实践,电路分析变得熟练。为此,教师通常为他们的学生提供许多练习问题来通过,并为学生提供答案来检查他们的工作。虽然这种方法使学生精通电路理论,但它无法完全教育它们。
学生不仅需要数学实践。他们还需要真实,实践的实践建筑电路和使用测试设备。所以,我建议以下替代办法:学生应该构建他们自己的“实践问题”与真实组成部分,并尝试预测各种逻辑状态。这样,数字理论“活着”,学生获得实际熟练程度,他们不会仅仅通过解决布尔方程或简化卡纳映射地图。
以下这种做法方法的另一个原因是教学学生科学的方法:通过执行真实实验测试假设(在这种情况下,逻辑状态预测)的过程。学生们还将制定真正的故障排除技能,因为它们偶尔会制造电路施工错误。
在他们开始之前,用你的课程花一些时间来审查建设电路的一些“规则”。与您的学生以相同的古典方式讨论这些问题,您通常会讨论工作表的问题,而不是简单地告诉他们他们应该和不应该这样做。在典型的讲座(讲师独白)格式呈现时,我从未停止过糟糕的学生掌握指示!
我强烈推荐CMOS逻辑电路用于家庭实验,在那里学生可能没有访问5伏稳压电源。现代CMOS电路在静电放电方面要比第一代CMOS电路坚固得多,所以担心学生没有一个“适当”的实验室设置在家损害这些设备基本上是没有根据的。
对那些可能抱怨有“浪费”时间所需的教练的笔记,而不是在数学上分析理论电路,而不是在数学上分析:
学生参加课程的目的是什么?
如果你的学生将使用真实的电路,那么他们应该尽可能学习真实的电路。如果你的目标是培养理论物理学家,那么请务必坚持抽象分析!但我们大多数人都计划让学生们利用我们提供的教育在现实世界中做些事情。raybet电子竞技竞猜当他们将他们的知识应用到实际问题上时,花在建造真实电路上的“浪费”时间将会带来巨大的回报。
此外,让学生构建自己的练习问题,教他们如何执行主要研究,从而使他们能够继续他们的电气/电子学自主教育。雷竞技最新appraybet电子竞技竞猜
在大多数科学中,建立真实的实验比建立电路要困难和昂贵得多。核物理、生物学、地质学和化学教授非常希望他们的学生能够将高等数学应用到真正的实验中,不会造成安全隐患,而且成本低于一本教科书。他们不能,但你可以。利用科学固有的便利,然后让你的学生在很多真实的电路上练习他们的数学!
通过名称识别每个逻辑门,并完成各自的真相表:
|
|
为了熟悉标准逻辑门类型的学生,我喜欢每天使用识别和真理表的练习。学生需要能够一目了然地识别这些逻辑门类型,否则它们将难以分析使用它们的电路。
最简单的数字逻辑电路是一个逆变器,也称为一个反相缓冲区, 或者不是门.以下是由互补MOSFET(CMOS)构成的逆变器门的示意图,其显示连接到SPDT开关和LED:
|
确定每个输入开关的两个位置LED的状态。以真值表的形式表示开关和LED的逻辑电平:
|
实用的CMOS逻辑门不仅仅包含mosfet。这是一个典型的带保护的逆变器门电路的原理图二极管:
|
解释每个保护二极管保护的特定条件。
一个学生在一个无焊接实验板(“原型板”)上构建以下数字电路:
|
DIP电路是十六进制逆变器(它包含六“逆变器”或“非”逻辑门),但这些门中只有一个是在这个电路中使用。该学生的意图是建立一个逻辑电路,当按钮开关未激活时为LED通电,当开关被按下时为LED断电:这样LED就指示了开关本身的反向状态。学生构建了这个电路,结果发现它运行得很好。
解释电阻器对逆变器输入的目的。它是什么?如果要从电路中删除,可能会发生什么?
另外,解释了该IC中所有未使用的逆变器门的输入已连接到地或V.DD..这是电路是否正常工作,或者只是一种预防措施?
电栅的输入侧上的电阻用作a拉下,在开关触点打开时向门的输入提供固体“低”状态。
将所有未使用的栅极输入短路到地或VDD.只是一种预防措施。它可以防止来自供应的不必要的功率,并且可能的IC过热。
与您的学生讨论“浮动”或“高z”状态的问题,特别是在CMOS的背景下。CMOS电路的本质是什么,使得浮动输入特别麻烦?请您的学生将此与浮动TTL输入进行对比。
以下是CMOS逻辑门的内部示意图。根据您对的分析晶体管电路,确定它是什么类型的门(以及,或,nand,nor,xor等):
|
这是一个也不是门。
随访问题:识别一系列“思想实验”,您可以在该电路上执行原理图以确定门的身份。换句话说,文档您将该门将此大门所介绍的内容,以及由此产生的输出状态将表示在回答何种类型的门的问题时。
CMOS逻辑门电路是在内部分析的所有门的最简单!与您的学生讨论为什么第二次来自顶级MOSFET使用独立的基板连接(而不是与源相同,像往常一样)。
CD4xxx系列(或MC4XXX系列)CMOS逻辑门的典型电源电压范围是多少?如何与标准(5伏)TTL逻辑门的允许电源电压范围进行比较?为您的答案查阅数据表。
3至18 VDC是典型的,但一些集成电路可能具有略微不同的评级。
这个问题让学生养成咨询数据表以获取有关逻辑门电路的信息。raybet开户raybet开户数据表是一项丰富的技术信息,学生绝对必须擅长参考他们以获取所需的信息,并解决逻辑电路。
一种逻辑探测器是一个非常有用的工具,工作与数字逻辑电路。它通过LED指示“高”和“低”逻辑状态,仅当电压等级适合每种状态时才给出视觉指示。
下面是一个用于构建逻辑探针的示意图比较器.每个比较器都有一个阈值调整电位器,因此只有当信号电压在逻辑制造商规定的范围内时,才可以设置来显示其各自的逻辑状态:
|
当此逻辑探头电路连接到V时DD.和VSS.电源CMOS电路的电源端子,电压电平应该测试点TP1和TP2,以便探测器正确地指示“高”和“低”CMOS逻辑状态?咨询Quad Nand门的数据表编号为4011.这是一个传统的CMOS集成电路。
我会让你对这个问题做自己的研究。不要从教科书中获得答案,但请咨询制造商的数据表!您会发现可接受的电压电平随电源电压而变化,但是百分比是相当不变的。
跟进问题:写一个用于计算该电路中两个LED的适当电流限制电阻尺寸的公式,给定V和LED正向电压和电流值。
挑战问题:所示的逻辑探头电路在组件计数中最小。为了制作更实用和可靠的探头,一个可能希望具有反极性保护(如果有人在电源方面落后的探针)以及对电噪声的免疫力去耦。添加任何必要的组件,您认为在此电路中应该有这些功能以提供这些功能。
这个问题最明显的教训是介绍(或根据具体情况回顾)逻辑探测的目的和操作。然而,这个问题也是对CMOS逻辑级别的一个含蓄的介绍(或回顾)。
以下是一种简单的电子组合锁定的示意图,控制门锁电磁阀的电源:
|
对于希望进入门的人可以访问四个按钮交换机(A,B,C和D)。四个拨动开关(A,B,C和D)位于门后,并用于设置进入所需的代码。
解释一下这个系统应该如何工作。当匹配代码通过按钮开关输入时,各自的门输出的逻辑状态是什么?如果输入了不匹配的代码呢?
您是否在该门锁电路看到任何安全问题?别人进入多么容易,谁不知道四位代码?您是否有改进此锁定设计的建议?
该门锁系统最明显的问题是少量可能的代码。它会很容易(特别是对于擅长二元计数的人!)只需尝试所有可能的组合,直到他们获得访问。
以下是我推荐的是提高此系统所提供的安全级别的策略:将第五按钮开关安装为“Enter”键。如果有人进入正确的四位代码,然后按下“输入”按钮,门将打开。但是,如果有人进入错误的四位代码并按下“进入”按钮,门将无法打开,声音响亮会发出声音!这使得输入错误的代码是“风险”,从而提高了系统的安全性。
后续问题:修改电路以实现一个改进的安全措施-可以是建议的策略,也可以是你自己设计的。
我强烈建议您花时间与您的学生一起实现改进的安全性设计。这样一个实际的项目,激发了很多的兴趣,从而提供了一个很好的学习机会。
这个问题不仅有机会分析逻辑门,而且还提供了一种审查光电耦合器的背景三端双向可控硅.请求您的学生标签“L1”和“L2”的意思,也是指交流电源电路。
许多现代CMOS门电路是缓冲在输出上附加晶体管级。例如,这里显示了一个无缓冲的与门,它没有更多的晶体管来实现“与”逻辑功能:
|
一种“缓冲”CMOS AND门看起来像这样:
|
就基本逻辑功能而言,没有必要增加晶体管。然而,它们提供的“缓冲”确实提供了一个有用的功能。这个函数是什么?与非缓冲逻辑门相比,缓冲逻辑门有什么缺点吗?
缓冲门表现出比未缓冲的栅极更好的抗噪声。然而,缓冲的一个缺点是增加的传播延迟时间。
随访问题:识别缓冲电路中的所有晶体管的开/关状态(高低)输入条件。
德州仪器发布了一份比较缓冲和非缓冲CMOS逻辑门的优秀应用报告(SCHA004 - 2002年10月)。我强烈推荐它供您参考。
在固态逻辑门电路技术的早期,TTL和CMOS之间有非常明显的区别。TTL门能够非常快地开启和关闭,需要严格控制电源电压,并消耗大量电力。CMOS门虽然没有TTL那么快,但可以承受更大范围的电源电压,而且在功率上的浪费也少得多。
然后,在20世纪80年代,一种新技术被称为高速CMOS或者hcmos进入了现场。解释哪些HCMOS,它如何与旧TTL和CMOS系列(分别为54 / 74xx和4xxx编号系列)以及经常使用的位置。提示:高速CMOS承载与旧TTL 54xx和74xx系列IC相同的数字代码(例如74HC00而不是7400)。
我会让你研究这个问题的答案!
高速CMOS是数字逻辑门技术中的一个非常重要的发展里程碑,对于现代(2005)的电子产品学生必须了解,因为它被广泛使用。雷竞技最新app在许多方面,它融合了旧TTL和CMOS世界的最佳,缺点很少。
在高速数字电路中,一个非常重要的逻辑门参数是传播延迟:门的输入状态改变到相应的门的输出状态改变之间的延迟时间。参考制造商的任何CMOS逻辑门的数据表,并报告那里发布的典型传播延迟时间。
另外,解释逻辑门中传播延迟的原因。为什么当输入更改状态时输出状态的变化不是瞬间?
我将把具体传播时间延迟的研究留给你!传播延迟存在的原因是晶体管不能在瞬间开启和关闭。在绝缘栅场效应晶体管中,这主要是由于充放电门对道电容所需的时间。
后续问题:高到低输出转换与您研究的大门的低到高输出过渡之间有什么区别?哪个转变更快?
我故意省略了这个问题的答案,不仅因为我想让学生自己做研究,也因为当学生查阅不同的数据表并获得不同的答案(对于不同的逻辑“家族”)时,这会变得更有趣!raybet开户
逻辑门被限制在一个输出能可靠驱动的门输入数上。这个极限被称为扇出:
|
解释为什么这个限制存在。关于CMOS逻辑门的构造是什么,其固有地限制了任何一个CMOS输出可以驱动的CMOS输入的数量?如果超过此限制,可能会发生什么?
Fan-Out for CMOS比TTL的扇出是完全不同的。最重要的是,CMOS Fan-Out与工作频率成反比。解释为什么。
CMOS的扇出限制存在,因为CMOS输出必须源和接收器电容从CMOS输入充电和放电电流。我会让你确定为什么这个限制是依赖的。
对于开始学生构建的相对简单的数字电路,粉丝很少是一个问题。更有可能的是,学生将尝试推动一个太“沉重”的负载,导致相同的电压水平问题。
逻辑门电路的一个重要参数是噪声容限.究竟是什么“噪声保证金”,它如何为逻辑门定义?
具体而言,专门由CMOS门组成的数字电路有多少噪声裕度?这与All-TTL电路的噪声裕度相比如何?
注意:您需要参考CMOS门数据表来正确回答这个问题。raybet开户
噪声裕度是相应输入和输出逻辑状态的可接受电压限制之间的差异。
这个问题是正确回答,涉及不仅仅是“噪音保证金”的定义。学生必须首先发现栅极输入与输出的电压合规级别之间存在差异,然后识别出差异构成施加的AC电压(“噪声”)的“边距”。然后,他们必须在数据表中获得的制造商规范提供答案。raybet开户总之,有很多研究必须发生回答这个问题,但结果是值得的!
CMOS逻辑栅极开发的趋势是较低和较低的工作电压。例如,CMOS逻辑的“AUC”系列能够以不到2伏的方式运行DD.!!
解释为什么这是现代逻辑电路设计的趋势。较低的工作电压会导致什么好处?还有什么可能的缺点?
较低的工作电压导致较少的功耗耗散。然而,在相同的条件下,噪声边距变得“更紧”,这是一个缺点。
与你的学生讨论这个趋势,如果可能的话,引用行业文献中的例子。一定要问你的学生为什么较低的工作电压会降低功耗(请参考焦耳法,请!),以及为什么这会降低噪音边距。
预测由于以下故障的结果,如何影响该逻辑门电路的操作。独立地考虑每个故障(即一次一个,没有多个故障):
|
对于这些条件中的每一个,解释为什么将发生产生的效果。
本问题的目的是从知道故障的角度来接近电路域故障排除,而不是仅知道症状是什么。虽然这不一定是一种现实的角度,但它可以帮助学生建立诊断来自经验数据的故障电路所需的基础知识。其他问题(最终)应由其他问题遵循(最终),要求学生根据测量确定可能的故障。
识别这个CMOS逻辑门中至少三个不同的晶体管故障,可能导致输出失败低的:
|
学生构建以下电路以演示NAND门的行为:
|
然而,当学生测试电路时,有些东西是错误的:
它的行为似乎就像一个异或门,而不是作为一个与非门应该做的!检查电路的错误,学生发现丢失的电源连接芯片-换句话说,没有VDD.也不是V.SS.已连接电源。
虽然这肯定是一个问题,但学生留下了奇迹,“电路是如何运作的在所有?“没有连接到芯片的电源,LED有可能点亮有可能任何条件?
芯片的内部输入保护二极管允许开关输入为MOSFET晶体管提供工作电源。
作为电子产品的讲师,我见过学生无数次出错雷竞技最新app。关于此错误的特别麻烦是芯片看似间歇性的行为。没有电源提供给芯片,大多数学生都假设根本没有功能。因此,当他们在其一些电路状态充分看到芯片时,它们倾向于承担权力不是问题!
如果您在示意图中看到逻辑门符号,它是什么意思,其中绘制的奇怪的“s”图绘制在其中
|
在CMOS电路中,直流电源的一侧通常被标记为“V”DD.“,而另一边被标记为”vSS.“。为什么是这样?下标“DD”和“SS”代表了什么?
标签五DD.和VSS.应该是指“power supply to ?流走和来源MOSFET的侧面。该命名法实际上是从过时的NMOS门设计的保持,它专门使用N沟道MOSFET。即使它在CMOS电路中没有很大意义(如果您可以看到为什么检查CMOS门的内部示意图),它是表示CMOS电路的电源端子的标准方式。
后续问题:这些各自标签代表哪些极性?
啊,这是昨日科技的遗迹!我能说什么呢?有时术语“坚持”,即使对他们来说没有什么意义。
在数字电路中理解的一个非常重要的概念是差异目前的采购和目前的沉没.例如,检查此CMOS反相缓冲门电路,连接到负载:
|
这个门电路配置到来源负载电流,下沉负载电流,或两者?
在这种特殊情况下,负载(LED)连接到门的输出方式,门将仅下沉电流。然而,只要负载的连接方式不同,栅极就能够将电流输入负载。
后续问题:重新画电路来显示门采购对LED负载的电流。
这个非常重要的概念最好从传统的电流符号。当用电子流表示法来跟踪通过输出晶体管的电流时,这些术语似乎是向后的。
我在学生中经历过的一个困惑是,电流可以沿着图腾柱输出晶体管(能够吸收或产生电流)的门的任意方向(进或出)。有些学生似乎对当前的学习有概念上的困难在到输出门电路的终端,因为他们错误地把“输出”和“输入”联系在一起出去作为当前方向的参考,而不是信息或数据的方向。
我以前曾经帮助学生克服这个问题的比喻是,两个人携带长杆:
|
假设这些人在黑暗中,嘈杂的房间,他们使用杆作为它们之间简单沟通的手段。例如,一个人可以拖着杆子以获得对方的关注。也许他们甚至可以开发一个简单的沟通思想的代码系统(1 Tug = Hello; 2 Tugs =再见; 3 Tugs =我认为这是一种愚蠢的沟通方式; 4 Tugs =让我们离开这个房间;等等)。如果其中一个人推在钢管上而不是拉扯在杆子上得到别人的注意,杆运动的方向会改变两个人之间的通信的方向吗?当然不是。嗯,然后,通过栅极的输出端子的电流方向改变方向信息在两个互连的盖茨之间流动?栅极源电流或槽电流是否在该栅极终端的“输出”指定上没有轴承。无论哪种方式,门仍然“通过在负载电流上锻炼控制来”讲述该负载“。
假设CMOS反相缓冲门是驱动主要的电感负载,例如小继电器线圈:
|
通常,将一个整流二极管与继电器线圈并联被认为是良好的设计实践,以防止线圈断电时的高压瞬变。然而,当CMOS门驱动线圈时,这就没有必要了。解释为什么。
如果你认为这个问题的答案是“因为MOSFET晶体管免受高压瞬变的损坏,”你错了。如果有任何内容,MOSFET更容易受到高压瞬变损坏的影响,而不是BJT,鉴于它们的绝缘栅极。
正确的答案与之有关双边(非极性敏感)导电时MOSFET的性质。通过中继线圈在通电时追踪电流方向,并且当栅极输出切换到“低”状态时,您将理解为什么在该电路中不需要换向二极管。
通过检验使用CMOS代替TTL的一个辅助好处,学生可以很好地复习电感和晶体管理论。请您的学生解释为什么TTL门将要求继电器线圈有一个整流二极管,以免栅极被感应“反冲”破坏。
一个特定类型的CMOS逻辑门特有的问题被称为克拉闩锁.这是一种能够破坏电路,或至少在电路中引起操作问题的不正常状态。解释一下这种现象是什么,是什么引起的。
如果CMOS门电路的输入或输出被驱动以上V.DD.即使是瞬间,电路也可能像可控硅那样“锁存”,导致VDD.缩写为VSS.在内部。这是由于CMOS晶体管是在集成电路的基板上制造的。
提问:参考一个CMOS门集成电路的截面图,展示由晶体管形成的“可控硅”,并解释它是如何被门的过度输入电压“触发”的。
基于他们的知识晶体闸流管,您的学生应该能够告诉您如何最好地“解锁”在这种情况下卡住了一个CMOS门。用这个问题挑战他们,以及如何检测到发生这种情况的问题。
告诉你的学生,并不是所有CMOS家族都存在这个问题,制造商一直热衷于解决这些严重的设计缺陷。不过,这至少应该强化一个教训:一个人应该这样做绝不除非制造商明确允许,否则超过任何类型的有源电路的电源轨电压,也可以是OP-AMP,门或其他东西,除非制造商明确允许。
浮动CMOS栅极输入的逻辑状态是什么?这和传统的TTL相比怎么样?
浮动CMOS门不承担任何明确的逻辑状态!浮动CMOS栅极输入的逻辑状态是不确定的。
后续问题:浮动输入对高速CMOS(74HCXX)逻辑门的浮动输入假设是什么状态,该门旨在成为传统TTL门的升级/更换?
请您的学生根据CMOS门的内部的分析来解释他们的答案,而TTL门的内部结构。记忆不够好 - 学生必须掌握为什么这些不同的逻辑系列表现得像他们一样。
作为一名电子雷竞技最新app教练,我有机会看到学生的许多创造性错误,因为他们学会建立电路。CMOS电路施工中制作的一个非常常见的错误以不稳定的行为表现出来:电路可以正常运作一次,但突然和随机地停止。然后,只是通过沿着电路旁边挥手,它开始再次工作!
在大气湿度低的天数,这个问题特别普遍,并且静电电荷容易积聚在物体和人物上。解释什么样的CMOS接线错误会导致动力逻辑门由于附近的静态电场而不稳定,以及适当的解决方案是解决这个问题。
逻辑探头是诊断数字逻辑门电路的有用工具,但它们当然有局限性。例如,在这个简单的电路中,一个逻辑探头在测试点1 (TP1)会给出正确的“高”和“低”读数,但在测试点2 (TP2)它总是显示“低”读数(即使LED亮着):
|
现在,显然当LED接通时,栅极的输出是“高”,否则它不会收到足够的电压以照亮。为什么逻辑探针无法在TP2处指示高逻辑状态?
根据条款和条件发布创作共用归因许可证